Testen der Logik

Um die Logik am Computer zu testen, ohne sie direkt in den CPLD zu laden, stellt die Xilinx ISE die Möglichkeit bereit, die Logik zu simulieren. Dafür muss eine neue Datei zum Projekt hinzugefügt werden. Allerdings eine "Test Bench Waveform" Datei, welche wieder sinnvoll benannt werden muss.

Nachdem bestätigt wurde, dass die Datei hinzugefügt werden soll, ist sie im Projekt vorhanden.

Bevor man sie verwenden kann, müssen jedoch noch ein paar Einstellungen vorgenommen werden. Da zu Beginn meist Schaltungen ohne Takt getestet werden, muss "Combinatorial (or internal clock)" ausgewählt sein. Die weiteren Einstellungen können bei einfachen Schaltungen ebenfalls beibehalten werden.

Nachdem von "Implementation" zu "Behavioral Simulation" gewechselt wurde, wird die Simulation mit einem Doppelklick auf "Simulate Behavioral Model" gestartet und es kann überprüft werden, ob die Logik das erwartete Verhalten zeigt.